上海XILINX 批量现货

AR# 47590

Zynq-7000 SoC, XADC - On-Chip Voltage References for ADCs are not accurate

搜索另一答复

描述

解决方案

链接问答记录

描述

For some early samples of Zynq-7020 devices, the on-chip voltage reference for the XADC was not trimmed correctly during the test program. 

Only the Z-7020 9921 ESLAB devices (earliest samples) are affected by this errata item

This leads to inaccurate voltage and temperature measurements. 

The external voltage references can be used for accurate measurements. 

Refer to the XADC Pinout Requirements figure in (UG480), 7 Series FPGAs XADC Dual 12-Bit 1MSPS Analog-to-Digital Converter User Guide. 

Refer to (Xilinx Answer 44971) for additional information.

解决方案

Impact: Major.

Work-around: Use an external reference for the XADC.

Configurations Affected: Systems that use XADC.

Device Revision(s) Affected: Refer to (Xilinx Answer 47916) - Zynq-7000 Design Advisory Master Answer Record.

能够使用“IP 集成器与标准接口”介绍的高生产力集成功能

即便您较初只考虑一个设计，基于平台的方法让您能够在初始设计实现后轻松地创建衍生设计。

关于 shell 开发开发和验证的更详细说明请参见* 3 章"shell 开发"。

IP 设计

IP 开发流程的主要特性是它只包含能够区分产品与 shell 的 IP。

该设计 IP 非标准 IP，需要开发。大部分开发工作用于运行仿真，以验证设计能否提供正确的功能。通过排除不会给处于

开发中的新功能造成影响的标准块，能较大程度地降低这一工作量和缩短仿真运行时间。这些标准块应处于 shell 内。

下图展示了一个将设计 IP 添加到 shell 设计的完整系统演示。完成后的系统的关键特性之一在于它可以包含不同来源开

发的 IP，例如：

? 使用 Vivado HLS 由 C/C++ 生成的 IP

? 使用 System Generator 生成的 IP

? 使用 RTL 生成的 IP

? 赛灵思 IP

? 第三方 IP

在高生产力设计方法中，较显着的优势之一来自于 C 语言仿真的验证速度。从设计创建的角度来看，通过在开发过程

中集中仿真 C 语言块能够带来明显的生产力改善。

? 高速 C 语言仿真便于设计人员迅速开发和验证准确的解决方案。

? 同时仿真多个 C 语言块有助于彼此验证各自的输出。

? 如果把多个 C 语言 IP 结合到一个 C 语言仿真中能够产生更明显的总体生产力优势。

图 2-2 **表现了您在使用 C 语言 IP 时可能遇到的两难局面。块 U1、 U2 和 U3 是都属于 C 语言 IP，它们可以被组合

到单个**层 U123 中。与此类似，块 U6 和 U7 是可以组合到单个 IP 块 U67 中的 C 语言 IP。您可以选择下列两种方法

之一：

X-Ref Target - Figure 2-2

图 2-2：系统设计示例

Send Feedback